TSMC, водещият производител на полупроводникови компоненти, потвърди, че технологията CoWoS (Chip-on-Wafer-on-Substrate) остава предпочитаното решение за пакетиране на най-големите и сложни AI процесори в близко бъдеще. Въпреки активното развитие на панелното пакетиране и новата технология CoPoS, компанията подчертава, че wafer-level пакетиращите технологии предлагат значително по-голяма мащабируемост и интеграционни възможности.
Какво се случва?
TSMC работи върху няколко технологии за пакетиране на чипове, които позволяват интеграция на множество процесорни ядра и други компоненти в един пакет. CoWoS е технология, която позволява поставянето на множество силициеви чипове върху един подложен слой, осигурявайки висока производителност и ефективна комуникация между тях. В същото време, компанията изследва и панелното пакетиране, което използва по-големи панели за монтаж на чипове, както и новата CoPoS технология.
Според изказвания на Кевин Джанг от TSMC, wafer-level пакетиращите технологии са по-напреднали и могат да поддържат интеграция на до 58 големи чипа в един пакет, което е значително предимство пред панелното пакетиране. Това означава, че за най-големите AI процесори, които изискват висока плътност и бърза комуникация между ядрата, CoWoS остава най-подходящото решение.
Защо това е важно?
Изборът на технология за пакетиране има пряко влияние върху производителността, енергийната ефективност и мащабируемостта на AI процесорите. Големите AI модели и приложения изискват интеграция на множество чипове с минимални забавяния и висока пропускателна способност на данните между тях. Технологията CoWoS осигурява именно това, като позволява плътна и бърза връзка между чиповете, което е критично за сложните изчисления в областта на изкуствения интелект.
Панелното пакетиране, макар и обещаващо с потенциал за по-ниски разходи и по-големи размери на панелите, все още не достига нивото на интеграция и производителност, което CoWoS предлага. Това означава, че за високопроизводителните AI процесори, които се използват в центрове за данни и изследователски институти, CoWoS ще остане стандартът поне в близките години.
По-широк контекст
В индустрията на полупроводниците, напредъкът в пакетиращите технологии е ключов за преодоляване на ограниченията на традиционното мащабиране на транзистори. С увеличаването на сложността на чиповете и нуждата от по-голяма изчислителна мощност, интеграцията на множество чипове в един пакет става все по-важна. TSMC, като един от водещите играчи, инвестира значително в развойна дейност, за да предложи решения, които да отговорят на нуждите на пазара.
Развитието на CoPoS и панелното пакетиране показва, че компанията търси алтернативни методи за оптимизация на производствения процес и намаляване на разходите, но тези технологии все още са в по-ранна фаза на развитие и не могат да заменят CoWoS при най-високите изисквания.
Какво може да последва?
В следващите години можем да очакваме TSMC да продължи да усъвършенства CoWoS технологията, като увеличава броя на чиповете в един пакет и подобрява ефективността на комуникацията между тях. В същото време, панелното пакетиране и CoPoS вероятно ще се развиват като допълнителни решения, които могат да намерят приложение при по-малки и средни по размер AI процесори или други видове чипове, където разходите и производственият капацитет са по-важни фактори.
Този баланс между производителност и разходи ще бъде ключов за бъдещето на полупроводниковата индустрия, особено в контекста на нарастващото търсене на AI хардуер. За компаниите и потребителите това означава, че ще имат достъп до все по-мощни и ефективни решения, които да поддържат развитието на изкуствения интелект и свързаните с него технологии.
